“存储线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2913764个，建议您升级VIP下载更多相关专利

[发明专利]存储器电路装置及存储器检测方法-CN201810416428.2有效
发明人：请求不公布姓名 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-03 - 公布日： 2023-10-13 - 主分类号： G11C29/00 文献下载
摘要：本发明提供了一种存储器电路装置及存储器检测方法。所述存储器电路装置包括：存储单元阵列，包括用于存储数据的存储线和备用存储线；备用解码器控制电路，用于接收检测装置发送的受损存储线地址，并根据所述受损存储线地址开启对应的备用存储线，以使所述备用存储线代替所述受损存储线存储数据；其中，所述受损存储线地址是由检测装置在检测所述存储单元阵列中存储线的工作状态时确定的。本发明实施例可以实现：通过备用解码器控制电路可以根据受损存储线地址开启对应的备用存储线，无需通过外部的控制器控制开启备用存储线，这样提高了存储器电路装置的修补效率。
存储器电路装置检测方法

[实用新型]存储器电路装置-CN201820652014.5有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-03 - 公布日： 2018-12-14 - 主分类号： G11C29/00 文献下载
摘要：本实用新型提供了一种存储器电路装置。所述存储器电路装置包括：存储单元阵列，包括用于存储数据的存储线和备用存储线；备用解码器控制电路，用于接收检测装置发送的受损存储线地址，并根据所述受损存储线地址开启对应的备用存储线，以使所述备用存储线代替所述受损存储线存储数据；其中，所述受损存储线地址是由检测装置在检测所述存储单元阵列中存储线的工作状态时确定的。本实用新型实施例可以实现：通过备用解码器控制电路可以根据受损存储线地址开启对应的备用存储线，无需通过外部的控制器控制开启备用存储线，这样提高了存储器电路装置的修补效率。
存储线备用存储器电路装置受损解码器控制电路存储单元阵列本实用新型存储数据接收检测装置控制器控制检测装置修补发送检测外部

[发明专利]TFT‑LCD阵列基板及其制造方法-CN201410435994.X有效
发明人：王杰;刘文雄;周刘飞 -专利权人：南京中电熊猫液晶显示科技有限公司
申请日： 2014-08-29 - 公布日： 2017-03-29 - 主分类号： G02F1/1362 文献下载
摘要：本发明提供一种TFT‑LCD阵列基板及其制造方法，该阵列基板包括栅极线、数据线、由栅极线和数据线限定的若干个像素单元，每个像素单元包括三个子像素单元，像素单元内设有横向存储电极线，三个子像素单元之一设有与所述的横向存储电极线纵横交错的第一纵向存储电极线和第二纵向存储电极线，在第一纵向存储电极线与第二纵向存储电极线之间设置至少一个检测孔。本发明通过在第一纵向存储电极线与第二纵向存储电极线之间设置检测孔，当存储电极线发生短路时，能快速准确检查出存储电极线短路的位置，修复存储电极短路缺陷，提高良率。
tft lcd 阵列及其制造方法

[实用新型]一种存储器工作原理实验教学演示装置-CN201320099798.0有效
发明人：于磊;杨国田 -专利权人：华北电力大学
申请日： 2013-03-05 - 公布日： 2013-07-17 - 主分类号： G09B23/18 文献下载
摘要：本实用新型公开了存储器设计技术领域中的一种存储器工作原理实验教学演示装置。该装置包括存储器模块、存储器控制线设置模块、存储器地址线设置模块、存储器数据线设置模块和存储器数据显示模块；存储器模块包括读写控制端口、地址输入端口和数据输入输出端口；存储器控制线设置模块包括控制线设置开关和控制线设置结果显示单元；存储器地址线设置模块包括地址线设置开关和地址线设置结果显示单元；存储器数据线设置模块包括数据线设置开关和数据线设置结果显示单元；读写控制端口与控制线设置开关相连，地址输入端口与地址线设置开关相连，数据输入输出端口与数据线设置开关或者存储器数据显示模块相连本实用新型实现了存储器的设置与显示。
一种存储器工作原理实验教学演示装置

[发明专利]存储系统-CN201410106497.5有效
发明人：黄锡霖 -专利权人：联发科技（新加坡）私人有限公司
申请日： 2014-03-20 - 公布日： 2018-03-27 - 主分类号： G06F13/16 文献下载
摘要：本发明提供一种存储系统。其中该存储系统包括数据存储器，具有多个数据存储线；标记存储器，具有多个地址标记，该多个地址标记中的每一个与分配于该数据存储器中的该多个数据存储线中的一个数据存储线相关联；以及控制器，耦接于该数据存储器和该标记存储器之间，该控制器设置第一数目的多个地址标记，并配置第一数目的多个数据存储线作为具有第一数据存储线尺寸的第一数据存储线；以及该控制器设置第二数目的多个地址标记，并配置第二数目的多个数据存储线作为具有第二数据存储线尺寸的第二数据存储线，其中该第二数据存储线尺寸不同于该第一数据存储线尺寸。本发明所提供的存储系统，可以提高主存储器的存储效率。
存储系统

[实用新型]一种适用于连体坐便器坯体输送系统的坯体存储线-CN202020682735.8有效
发明人：赵祥启;赵祥来;栗自斌 -专利权人：唐山贺祥智能科技股份有限公司
申请日： 2020-04-29 - 公布日： 2020-12-18 - 主分类号： B65G49/08 文献下载
摘要：本实用新型提供一种适用于连体坐便器坯体输送系统的坯体存储线包括：上层存储线和下层存储线；上层存储线用于存储和输送湿修作业后的坯体，下层存储线用于存储和输送空托架；上层存储线包括输送驱动机构，以通过输送驱动机构驱动上层存储线进行输送，输送驱动机构和时间控制装置电连接，以通过时间控制装置控制坯体在上层存储线的滞留时间。本实用新型能够配合完成坯体的存储、输送和托架的回收。
一种适用于连体坐便器输送系统存储

[发明专利]存储阵列-CN201610076550.0有效
发明人：张纬宸;景文澔;陈志欣;王世辰;杨青松 -专利权人：力旺电子股份有限公司
申请日： 2016-02-03 - 公布日： 2020-04-03 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种存储阵列，存储阵列包括第一存储器分页及第二存储器分页。第一存储器分页包括第一字符线、第一选择栅极线、第一控制线、第一清除线及多个第一存储器单元。每一第一存储器单元耦接于第一字符线、第一选择栅极线、第一控制线及第一清除线，并可接收位线信号及源极线信号。第二存储器分页包括第二控制线、第二清除线及多个第二存储器单元。每一第二存储器单元耦接于第一字符线、第一选择栅极线、第二控制线及第二清除线，并可接收位线信号及源极线信号。
存储阵列

[发明专利]在基于中央处理单元(CPU)的系统中使用多个末级高速缓冲存储器(LLC)线提供存储器带宽压缩-CN201780018219.6有效
发明人： C·B·韦里利;M·C·A·A·黑德斯;M·A·里纳迪;N·瓦伊德亚纳坦 -专利权人：高通股份有限公司
申请日： 2017-03-13 - 公布日： 2022-11-01 - 主分类号： G06F12/04 文献下载
摘要：本发明揭示在基于中央处理单元CPU的系统中使用多个末级高速缓冲存储器LLC线提供存储器带宽压缩。在一些方面中，一种经压缩存储器控制器CMC提供包括多个LLC线的LLC，每一LLC线提供大小与系统高速缓冲存储器线相同的多个副线。存储在单一LLC线内的所述(多个)系统高速缓冲存储器线的内容被压缩且存储在对应于所述LLC线的存储器副线区内的系统存储器中。主表存储指示如何通过存储用于每一LLC线内的每一副线的偏移值及长度值而将用于LLC线的经压缩数据存储在系统存储器中的信息。通过将多个系统高速缓冲存储器线压缩在一起且将经压缩数据存储在通常分配到多个未经压缩系统线的空间中，所述CMC使压缩大小能够小于所述系统存储器的存储器读取/写入粒度。
基于中央处理单元 cpu 系统使用多个末级高速缓冲存储器 llc 提供存储器带宽

[发明专利]半导体器件-CN202210077711.3在审
发明人：林雅兰;尹泰植 -专利权人：爱思开海力士有限公司
申请日： 2022-01-24 - 公布日： 2023-01-06 - 主分类号： G11C29/00 文献下载
摘要：一种半导体器件包括存储体和列线选择电路，所述存储体包括第一存储块、第二存储块和冗余存储块；所述列线选择电路被配置为当在第一存储块的第一列线中出现故障时，利用冗余存储块的第一冗余线来替代第一存储块的第一列线，并且利用冗余存储块的第二冗余线来替代第二存储块的第二列线。
半导体器件

[发明专利]存储器-CN202211038048.2有效
发明人：唐明;刘家齐;马继荣;徐依然 -专利权人：北京紫光青藤微系统有限公司
申请日： 2022-08-29 - 公布日： 2022-11-04 - 主分类号： G11C5/02 文献下载
摘要：本申请涉及数据存储技术领域，公开一种存储器。该存储器包括存储阵列、列线选择电路和行线选择电路，该存储器在读取当前存储单元时，通过列线选择电路选通当前存储单元对应的当前列线，通过行线选择电路选通当前存储单元对应的当前行选择线和当前行控制线，同时还提前选通了下一时刻读取的存储单元的下一行控制线这样，在当前存储单元被读取的同时，选通了下一行控制线，当读取下一存储单元时，由于下一行控制线被提前选通，只需选通下一存储单元对应的行选择线即可实现下一存储单元的读取，节省了行控制线的建立和选通时间，有效提升了存储器的读取速度
存储器

[发明专利]小面积电子擦写式可复写只读存储器阵列的操作方法-CN201410748915.0有效
发明人：林信章;黄文谦;范雅婷;叶仰森;吴政颖 -专利权人：亿而得微电子股份有限公司
申请日： 2014-12-09 - 公布日： 2019-08-30 - 主分类号： G11C16/14 文献下载
摘要：本发明公开了一种小面积电子擦写式可复写只读存储器阵列的操作方法，此小面积电子擦写式可复写只读存储器阵列包含多条字元线、字线、共源线与子存储阵列，此些位元线区分为多组位元线，字线包含第一字线，共源线包含第一共源线，每一子存储阵列包含与两组位元线、一字线与一共源线连接的一第一存储单元、第二存储单元、第三存储单元、第四存储单元，其中第一存储单元、第二存储单元对称配置，第三存储单元、第四存储单元对称配置，且第一存储单元、第二存储单元与第三存储单元、第四存储单元以第一共源线分别对称配置。本发明可一次选择所有操作存储单元，并利用特殊的偏压设定来实现大量存储单元的写入及擦写。
面积电子擦写复写只读存储器阵列操作方法

[发明专利]电阻式存储器装置及其形成方法-CN202210522071.2在审
发明人：林义琅 -专利权人：力旺电子股份有限公司
申请日： 2022-05-13 - 公布日： 2022-11-15 - 主分类号： G11C13/00 文献下载
摘要：一种电阻式存储器装置包含字元线、第一存储单元、第二存储单元、位元线、源极线以及驱动器。第一存储单元以及第二存储单元耦接字元线、位元线以及源极线。驱动器于形成程序中通过位元线以及源极线提供形成电压至第一存储单元以及第二存储单元。第一存储单元至驱动器之间沿着位元线及源极线的第一连接距离长于第二存储单元至驱动器之间沿着位元线及源极线的第二连接距离。第一存储单元比第二存储单元更早被执行形成程序。在形成程序中，提供至第一存储单元的形成电压的第一值小于提供至第二存储单元的形成电压的第二值。如此，电阻式存储器装置的形成时间以及形成均匀度可被改善。
电阻存储器装置及其形成方法

[发明专利]存储器-CN202210409391.7在审
发明人：刘敏秀;都殷协 -专利权人：爱思开海力士有限公司
申请日： 2022-04-19 - 公布日： 2022-12-20 - 主分类号： G11C8/06 文献下载
摘要：公开了一种存储器，其包括：多个行线；多个列线；以及多个存储单元，每个存储单元耦接至行线之中的一个行线和列线之中的一个列线，其中，与行线之中的基于行地址选择的行线相对应的存储单元同时被激活，并且从激活的存储单元之中的与基于列地址选择的列线相对应的存储单元读取数据，并且被选择的列线彼此不相邻。
存储器

[发明专利]存储器存储装置-CN201710372748.8有效
发明人：何文乔;柳弼相 -专利权人：华邦电子股份有限公司
申请日： 2017-05-24 - 公布日： 2020-12-15 - 主分类号： G11C16/30 文献下载
摘要：本发明提供一种存储器存储装置，包括多条字元线以及多条位元线、存储器晶胞阵列以及存储器控制器。存储器晶胞阵列包括多个存储器晶胞。存储器晶胞用以存储数据。各存储器晶胞耦接至对应的字元线以及位元线。存储器控制器用以对存储器晶胞阵列进行读取操作。在存储器控制器致能字元线的同时，存储器控制器对位元线的一部分或全部进行预充电操作。
存储器存储装置

[发明专利]使用来自其他元件的电流编程非易失性存储元件-CN201080019803.1有效
发明人：罗伊·E·朔伊尔莱因 -专利权人：桑迪士克3D有限责任公司
申请日： 2010-03-30 - 公布日： 2012-05-02 - 主分类号： G11C13/00 文献下载
摘要：一种非易失性存储设备，包括一组Y线；公共X线；多个数据存储元件，该多个数据存储元件中的每个连接到公共X线；伪存储元件，伪存储元件与公共X线和特定的Y线连接；以及控制电路，该控制电路与公共X线和所述一组Y线通信。多个数据存储元件能够处于第一状态或者第二状态。伪存储元件处于导电状态。控制电路向公共X线和所述一组Y线提供控制信号，从而通过使电流从特定的Y线穿过伪存储元件进入到第一数据存储元件，来将多个数据存储元件中的第一数据存储元件从第一状态变为第二状态。控制电路向公共X线和所述一组Y线提供控制信号，从而通过使电流从多个数据存储元件中的、之前被变为第二状态的数据存储元件及其相关联的不同Y线进入到多个数据存储元件中的另外的数据存储元件，来顺序地将另外的数据存储元件从第一状态变为第二状态
使用来自其他元件电流编程非易失性存储

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条